Family list

8 family members for: JP1133368

Derived from 4 applications

1 Method of forming metal-strapped polysilicon gate electrode for FET

device

Inventor: ABERNATHEY JOHN ROBERT (US); Applicant: IBM (US)

CRONIN JOHN EDWARD (US); (+1)

EC: H01L21/225A4F; H01L21/28E2B2P4; (+1) IPC: H01L29/78; H01L21/225; H01L21/28 (+8

Publication info: DE3871457D D1 - 1992-07-02

2 Process for forming a planarized, metal-strapped polysilicon gate FET.

Inventor: ABERNATHEY JOHN ROBERT; CRONIN Applicant: IBM (US)

JOHN EDWARD; (+1)

EC: H01L21/225A4F; H01L21/28E2B2P4; (+1) IPC: H01L29/78; H01L21/225; H01L21/28 (+8

Publication info: EP0303061 A2 - 1989-02-15 EP0303061 A3 - 1989-04-26

EP0303061 B1 - 1992-05-27

3 METHOD OF FORMING POLYCRYSTALLINE SILICON GATE FET

Inventor: JIYON ROBAATO EBEANESHII; JIYON Applicant: IBM

EDOWAADO KUROUNIN; (+1)

EC: H01L21/225A4F; H01L21/28E2B2P4; (+1) IPC: H01L29/78; H01L21/225; H01L21/28 (+9

Publication info: JP1133368 A - 1989-05-25 JP2022618C C - 1996-02-26 JP7060899B B - 1995-06-28

4 Method of forming metal-strapped polysilicon gate electrode for FET

device

Inventor: ABERNATHEY JOHN R (US); CRONIN Applicant: IBM (US)

JOHN E (US); (+1)

EC: H01L21/225A4F; H01L21/28E2B2P4; (+1) IPC: H01L29/78; H01L21/225; H01L21/28 (+7

Publication info: US4755478 A - 1988-07-05

Data supplied from the esp@cenet database - Worldwide

# METHOD OF FORMING POLYCRYSTALLINE SILICON GATE FET

Patent number:

JP1133368

Publication date:

1989-05-25

Inventor:

JIYON ROBAATO EBEANESHII; JIYON EDOWAADO

KUROUNIN; JIEROOMU BURETSUTO RASUKII

Applicant:

**IBM** 

Classification:

- international:

H01L29/78; H01L21/225; H01L21/28; H01L21/3205; H01L21/336; H01L23/52; H01L29/66; H01L21/02; H01L23/52; (IPC1-7): H01L21/28; H01L21/88;

H01L29/78

european:

H01L21/225A4F; H01L21/28E2B2P4; H01L21/336H1

Application number: JP19880137585 19880606 Priority number(s): US19870084719 19870813 Also published as:


EP0303061 (A: US4755478 (A EP0303061 (A:


EP0303061 (B

Report a data error he

# Abstract of JP1133368

PURPOSE: To decrease the sheet resistivity of a composite electrode significantly by forming an insulation layer substantially as thick as a gate stack, planarizing the insulation layer to expose the upper surface of a gate mask and then removing the mask to expose a polysilicon layer thereby forming a gate electrode. CONSTITUTION: A dielectric 20, polysilicon 30 and silicon nitride 40 are deposited on the exposed surface of a substrate and then a gate stack 100 is defined by etching using a photomask 50. During the step for removing the photomask 50, exposed part of the oxide layer 20 is also removed to define a gate dielectric 20A. Subsequently, a side wall spacer 60 is formed followed by formation of silicide electrodes 70A, 80A and the substrate is covered with a conformal layer 90 of silicon oxide of substantially same thickness as the gate stack 100. Surface of the conformal layer 90 is then planarized and the part 90A extending upward from the upper surface of the gate stack 100 is removed. Thereafter, the part of polysilicon gate 30A is exposed by removing the silicon nitride and the FET gate electrode is strapped through adhesion of a metal 30B.





Data supplied from the esp@cenet database - Worldwide

# ⑩ 日本 国特許庁(JP)

# ① 特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 平1-133368

<pre>⑤Int Cl.⁴</pre>	識別記号	庁内整理番号		❸公開	平成1年(198	9)5月25日
H 01 L 29/78 21/28 21/88	$\begin{smallmatrix}3&0&1\\3&0&1\end{smallmatrix}$	P-8422-5F S-7638-5F Q-6708-5F	審査請求	有言	請求項の数 1	(全7頁)

69発明の名称 ポリシリコン・ゲートFETの形成方法

②特 類 昭63-137585

願 昭63(1988)6月6日

優先権主張 @1987年8月13日@米国(US)@084719

69発明者 ジョン・ロバート・エ アメリカ合衆国ヴアーモント州エセツクス、ソウミル・ロ

ード600番曲 ベアネシイ

ジョン・エドワード・ アメリカ合衆国ヴアーモント州ミルトン、サンセツト・サ ②発 明者

ークル・ドライブ、アール・エフ・デイ3番地 クロウニン

アメリカ合衆国ヴアーモント州エセツクス・ジヤンクショ 勿発 明 者 ジエローム・ブレツ

ン、マリイ・ロード11番地

ト・ラスキイ ⑪出 願 人 インターナショナル・ アメリカ合衆国10504、ニユーヨーク州アーモンク(番地

ビジネス・マシーン なし)

ズ・コーポレーション

弁理士 山本 仁朗 外1名 砂代 理 人

- 1. 発明の名称 ポリシリコン・ゲートFET の形成方法
- 2. 特許請求の範囲
- (a) バターン付けされたポリシリコン 題上にゲー ト・マスクを有するゲート・スタックを半導体基 板上に形成し、
- (b) 上記ゲート・スタックに自己整合したソース 領域、ドレイン領域およびこれらの領域に対する ケイ化物電極を形成し、
- (c) 上記ゲート・スタックの厚さにほぼ等しい厚 さを有する絶縁層を上記基板上に付着し、
- (d) 上記ゲート・マスクの上面を露出するように 上記絶縁圏を平坦化し、
- (e) 上記ゲート・マスクを除去して上記ポリシリ コン暦を露出させ、
- (f) 露出された上記ポリシリコン層に低抵抗<del>算</del> 材を付着してゲート電極を形成すること、

を含むポリシリコン・ゲートFETの形成方法。

- 3. 発明の詳細な説明
- A. 産業上の利用分野

本発明は、電界効果トランジスタ(FET)デ パイスのソース電極、ゲート電極、ドレイン電極 の面積抵抗率を減少させることに関する。

B. 従来の技術

高密度半導体メモリ・デバイスを製造する際に は、多数の記憶セルをただ1本の導線に沿って結 合する。この導線(すなわち、ワード線)は、通 常、ある記憶セルを構成するデバイスのうち少な くとも1個のデバイスの制御電極を形成する。た とえば、記憶コンデンサと結合されているトラン ジスタを含むいわゆるワンデバイス式動的ランダ ム・アクセス記憶セルでは、ワード線はトランジ スタのゲート電極を形成する。

当技術では、アルミニウムなどの低抵抗導体を 用いてワード線の面積低抗率を減少させることが 知られている。1970年代の初期ないし半ばか ら、これらの材料が当産業界に広く受け入れられ てきた。しかし、自己整合式FET(ゲート電極

によって部分的に画定される基板の領域中にソースおよびドレイン不維物領域が注入されている) が開発されて、ポリシリコンなどの耐熱性導体の 採用が必要となった。

面積抵抗率を減少させるもう一つの方法は、ポリシリコン・ゲートの上面(すなわち「ストラップ」)に耐火金属ケイ化物を形成させるものである。通常、米国特許第4593454号明細費(1986年6月10日付けでポードラン

(Baudrant)等に授与)に示すように、FBTデバイスのゲート電極とソース/ドレイン拡発しないというと、基板上にはりませる。その後、イオンを注入してソース/ドレイとでではない。その後、イオンを注入してソース/ドレイドレースがしてない。ではを画にする。その後、砂を付着とないがでした。次いで、耐火金属とサイクの側壁をサインタルの露出シリコン上に付着した部分にケイ化タンタルを形成させる。酸化物をポリシリ

ロージャ・ブルテン(IBM Technical

Disclosure Bulletin)、第20巻、第9号、1979年2月、3480~3482頁に所載の「非常に浅い接合部構造用の制御されたオーム接点およびプレーナ化 (Controlled Obsic Contact and Planarization For Very Shallow

Junction)」と題するリーズ(Reith)等の論文に示されているように、ケイ化物形成後の浅い接合部の保全性を維持するために、注入後にエピタキシャル・シリコンを成長させる。このプロセスは、取捨選択を迫る。選択的エピタキシャル成長によりソース/ドレイン(傾域のシリコン消費量を減らすと、このプロセスにつきものの高温によってソース/ドレイン・ドーパントが基板内にさらに叩き込まれ、したがって所朋の浅い接合部の特性が低下する。

米國特許明細書第4587718号(1986年5月13日付けでハーケン(Haken)等に授与)では、ソース/ドレインケイ化物に先立ってゲート電極ケイ化物が形成される。窒化物マスクを使っ

コン・ゲート電極の側壁に付着させると、ゲート 電極の上面に形成したケイ化物がソース/ドレイン 領域に形成されたケイ化物に接続されるのが防止されることに留意されたい。

ポードラン (Baudrant) 等の特許明細費に例示 されるような、一般的なゲートおよびソース/ド レインの飼時ケイ化物形成プロセスには、いくつ かの欠点がある。半導体業界での最近の傾向は、 ソース/ドレイン拡散鎖域の深さを (). 5 ミクロ ン以下まで減少させることである。このいわゆる 『浅い接合部』は、FETのチャンネル長さが1 ミクロンのパリア以下に減少しているので、突抜 け欠陥に対する抵抗力が増す。耐火金属を浅い接 合部の上に付着させてその上にケイ化物を形成さ せる場合、ケイ化物反応中に消費される接合部の シリコンの量がこの浅い接合部領域の特性を大幅 に低下させることがある。従来技術では、耐火金 風の付着に先立って浅い接合部の表面に余計にシ リコンを取り組むことによってこの問題に対処し ている。たとえば、IBMチクニカル・ディスク

て、デバイスの範囲を完全に覆う酸化物の上面に ポリシリコン・ゲートを画定する。次いで、窒化 物/ポリシリコン・スタックを注入マスクとして 用いて、この酸化物層中への住入により、ソース /ドレイン拡散領域を形成する。それから、窒化 物マスクを除去して、耐火金属層を基板上に付着 させる。ソース/ドレイン領域は酸化シリコン層 で覆われているので、耐火金属圏(この場合はタ ンタル) が露出したポリシリコン・ゲートと反応 しても、このソース/ドレイン層の上にケイ化物 が形成されない。ゲート電極ケイ化物形成プロセ スの完了後、ソース/ドレイン拡散領域の上の酸 化物酒を除去して、チタンの第2層を基板に付着 させる。続くソース/ドレイン・ケイ化物反応の 間に、前に形成したケイ化チタン・ゲート電極は その厚みを増す。こうして、ゲート電極上に厚い ケイ化チタン溜が形成され、ソース/ドレイン領 域の上に薄いケイ化チタン層が形成される。

また、米国特許明細魯第4453306号(1 984年6月12日付けでリンチ (Lynch) 等に 授与)をも参照のこと。ゲート電極ケイ化物の形成後、電極の上面を酸化物で被覆する。続いて、ポリシリコンをデバイスに付着させ、ソース/ドレイン領域の上にだけかぶさるようにバターン付けする。次いで、コバルトをデバイスに付着させ、焼成してソース/ドレイン領域上にケイ化コバルト電極を形成させる。ケイ化物ゲート電極の上面の酸化物により、その上にケイ化物がさらに形成されることが紡止される。

本発明者等は、ゲート電極の面積抵抗率を耐火 金属ケイ化物で得られる値以下に減少させる様々 の方法を研究した。ケイ化タングステンは、約5 0  $\mu$   $\Omega$  · cm の抵抗率を示す。また、タングステン 超は約10  $\mu$   $\Omega$  · cm 程度の抵抗率を有する。したがっ て、本発明者等は、ケイ化物ゲート形成ステップ の代りにタングステンまたはアルミニウムの付着 を行なうことにより、リンチ(Lynch)等と同様 の手法を修正することを考えた。だが、この修正 は所期の結果を与えなかった。タングステンをポ

間で覆う場合には、ポリシリコン・ドーバントが (耐火金属ケイ化物中でのドーバントの拡散性が 高いため)互いに混合して上記の2重仕事関数の 利点を破壊することがある。

したがって、当業界では、面積抵抗率の低い金属ストラップ付きポリシリコン・ゲート電極ならびにケイ化物ソース/ドレイン電極を育するFETデバイスを提供する必要が生じている。

## C.発明が解決しようとする問題点

本発明の目的は、面積抵抗率ができるだけ低い FETデバイス用の金属ストラップ付きポリシリコン・ゲート電極を提供することにある。

本発明のもう一つの目的は、FETデバイスの ソース/ドレイン領域用の、面積抵抗率が低いケ イ化物電極を提供することにある。

本発明のもう一つの目的は、上面が平面状で面 積抵抗率が低いFETテバイスを提供することに ある。

本発明のさらに別の目的は、FETデバイス用のできるだけ浅いソース/ドレイン領域を提供し、

リシリコン層の上面に付着させた場合、これらの 圏は、後の注入ドライブ・インおよびソース/ドレインケイ化物形成ステップ中に反応してテケイ 化物を生じる。このため、ケイ化タングステンの 形成により(純粋なタングステンに比べて)が ト電板の面積抵抗率が大幅に増加する。同様コンタ アルミニウム層(またはアルミニウム/シリの性質 は、こうした高い処理温度にさらされると大幅に 低下する。

ゲート電極上に耐火金属ケイ化物を形成することによりもう一つの潜在的問題が出てくる。CMOS回路には、いわゆる「2重仕事関数」式ゲート電極を利用するものがある。この技術ではめに、トナンネル・デバイスの特性を向上させるため、ディス用のボリシリコン・ゲートを、それぞれでではよびN型のドーバントでドープする。後式ででイ化物を形成させるため、これらの異なる耐火金属とフしたボリシリコン・ゲート電極を耐火金属

同時にソース/ドレイン領域用の面積抵抗率が低いケイ化物電極を提供することにある。

本発明のさらに別の目的は、 2 重仕事関数ドーパントの相互混合を起こさずに、 FETのゲート 電極の面積抵抗率を最小にすることにある。

## D. 問題点を解決するための手段

#### 特開平1-133368(4)

リコン 潤を露出させる関口部を固定する。 N型および P 型のドーパントを露出ポリシリコンの特定の領域に導入して、2 重仕事関数ゲートを両定し、面積抵抗率の低い導電性材料を基板に付着させて、上記絶縁体層中の閉口部を少なくとも部分的に充填して、 平垣化した絶縁体層と相対的に同一平面内にある上記 F E T のゲート電機を形成させる。 E . 家施例

第1図に示すように、基板上にポリシリコンの層30と窒化シリコンの層40を形成させる。基板1は、 P・型の <100> 単結晶シリコン・ウェハであり、 その中に分離領域10が形立されている。 実際には、 P・基板上に薄い P・型のの特定の部分中に N型ウェルを形成させる。エピタキシャル層と N型ウェルは、 図が簡単になるように、 示していない。 分離領域10は、 通常の半埋設で、 示していない。 分離領域10は、 通常の半埋設で、 ただし、 本発明は、分離領域の幅を厳密に制御しなければならない高密度技術と一緒に利用されるの

厚さ100 オングストロームの酸化シリコン層である。実際には、適当な誘電特性を有するその他の構造体(たとえば、酸窒化シリコン層、窒化シリコン 個の性を用することもできる。次いで、通常の技法を用いて誘電体層 20 上に厚さ 2000 オングストロームの P型多結晶シリコン 30 を付替させ、やはり通常の技法を用いてポリシリコン 40 の層を形成さける。

第2図で、感光性ポリマ(たとえば、ノボラックをベースとするフォトレジスト)を窒化シリコン 層40上に被獲し、露光し現像してほぼ垂直な側壁を有するフォトマスク50を簡定する。次に窒化シリコン層40およびポリシリコン層30の露出部分を続けて指向性モードでエッチングして、窒化シリコン部分40Aとポリシリコン部分30Aを含むゲート・スタック100を適定する。実際には、窒化シリコン層はCF4/Q2ブラズマに

と企図されている。さらに、後でより詳しく論じる理由から、本発明では、基板の上面と分離領域の上面との間に比較的高度の平面性を保つことが重要である。したがって、基板内に完全に埋設された分離構造を利用するのが好ましい。このような構造の一例は、IEDM技術論文ダイジェスト集(IEDM Bigest of Technical Papers)1981年、384頁所載の「VLSI用の新しいバーズ・ビークなし分離(A New Bird's Beak Free Isolation for VLSI)」と関するクロサワ等の論文中に示されている。この明示を引用により本明細費に組み込む。

次に、分離領域10の形成後、ドーバントを基 板内へ単に注入することにより、拡散領域15を 形成させる。拡散領域15は、N型ドーバントを 注入または拡散することによって形成される。領 域15の目的は、あとで形成されるFETデバイ スのしきい電圧を制御することである。

拡散領域15を設けた後、蒸板の露出面上に誘電体層20を形成させる。通常、誘電体層20は、

さらすことによりバターン付けでき、ポリシリコン圏はHC2/CQ2気体ブラズマにさらすことによりパターン付けできる。

工程のこの時点で、窒化シリコン部分40Aがポリシリコン・ゲート電極30Aの上でマスキング構造体を順定していることに留意されたい。

倒壁スペーサ60の形成後、ソース領域70お よびドレイン領域80を形成させ、その上にそれ ぞれケイ化物電極70A、80Aを形成させる。 拡敵領域およびケイ化物電極は、いくつかの技法 のうちの1つを使って形成させることができる。 1つの技法は、単にゲート・スタック100を注 入マスクとして使ってドーパント・イオンを住入 して拡散領域を画定し、基板の上にコパルトやチ タンなどの耐火金属を付着させ、構造体を焼成し て接合部領域の上にCoSi2またはTiSi2を 形成させるものである。窒化シリコン40Aおよ び側壁60は耐火金属がポリショコン30と結合 してゲート・ケイ化物を形成するのを防止してい ることに留意されたい。第1の代案は、まず露出 したシリコン領域の上にエピタキシャル・シリコ ンを成長させてケイ化物反応中に消費されるシリ コンの量を減少させ、次いで上記の柱入、耐火金 **属付着、アニールの各ステップを実行するもので** ある。この第1の代案は、浅い接合部が必要など きに採用される。第2の代案は、耐火金属(たと

えば、コバルト)を付着させ、基板を熱処理して (シリコン・リッチなケイ化物の形成には不充分 な温度または時間でアニールを行なうことにより) 金属リッチなケイ化物を形成させ、金属リッチな ケイ化物を除去せずに耐火金属を除去し、金属リッ チなケイ化物中にイオンを注入し、基板をアニー ルしてドーパントを金属リッチなケイ化物中から 叩き出して浅いソース/ドレイン接合都領域を画 定し、同時に金属リッチなケイ化物をシリコン・ リッチなケイ化物に変換する。この第2の代案は、 選択的エピタキシャル・シリコンの成長を必要と せず、浅い接合部と両立する点で、より好ましい。 どちらの方法を選んでも、鍵となる要因は、ポリ シリコン・ゲートの上面にマスキング構造が存在 する状態で工程を実行することである。すなわち、 通常は800℃~1000℃の範囲の温度で行な われるケイ化物形成ステップとドーパント拡散ス テップを、FETのゲート電極が完全に形成され る前に実行する。

第4図に示すように、次に、好ましくは二酸化

第5図に示すように、次に、共形魔 90の表面をプレーナ化すなわち平坦化して、ゲート・スタック100の上面より上に延びる部分 90 Aを除去する。共形層 90をプレーナ化する好ましい方法は、ウェハを研磨スラリの存在下で機械的研磨処

理にかけることである。さらに具体的に言うと、 カポット (Cabot) 社から「カポット (Cabot) S COl」の商品名で市販されているスラリを、B~ 8 psiの圧力に保持されたSuball有孔研修 パッドを備えたストラスポー (Strasbaugh) ウェ ハ研磨具に供給する。この処理を約4分間行なう と、部分90Aを除去しパルク膜90をプレーナ 化するのに充分であることが判明している。すな わち、共形暦90の部分90Aを除去した後、研 避パッドが残りの共形層の上面に接触する。研磨 パッドがパルク共形ದの表面に接触するとき、研 避パッドの受ける摩擦力が火幅に増大することが 判明している。研磨パッドの受ける力を監視して、 研磨処理をこの時点で停止し、あるいはその後整 敵量の時間だけ継続することができる。したがっ て、第5回に示すように、窒化シリコン・マスキ ング構造体の上面は共形層90の残りの部分とは は同一平面上にあり、その部分によって露出され ている。もう一つのプレーナ化の方法は、共形酸 化物間90の表面をフォトレジスト層で被覆し、

基板をエッチャントにさらして、フォトレジスト および下にある酸化物をほぼ同じ速度で除去させ ることから成る。フォトレジストは非共形層なの で、その平面状の上面が単に酸化物層中で複製さ れる。

次に、第8図に示すように、窒化シリコン・マスキング構造体を除去して下にあるポリシリコン・ゲート30Aの部分を露出させる。実際には、温度165℃にさらすことにより、H₃PO₄溶媒に二酸化シリコンまたはポリシリコンをあまり侵食せずに、窒化シリコンを除去することができる。

選化シリコン・マスクの除去後、Nチャンネル・デバイスの上にブロック・マスクを付着させ、 鷲出したパイア内部の鷲出したポリシリコンに P型不純物を注入する。次いで、第2のブロック・マスク(第1のブロック・マスクの相補形)を画定し、 鷲出したポリシリコンに N型ドーバントを注入する。したがって、ポリシリコンをパターン付けした後、 変化シリコン・マスクを除去してから、2 重仕事関数注入を実行する。ポリシリコンのパ

だけ成長するように化学的気相成長させることができる。この開示を引用により本明細書に組み込む。すなわち、予め壁化物マスク40Aによって酸を埋めるように、タングステンを成音させることができる。このような処理を対すない。1つの代案は、まず(チタングを登録を付着さい。1つの代案は、まず(チタングを登録を付着さるないである。障壁層は、アルミニウムが下にある。はリシリコン部分30Aに食い込むのを防止する。その後、TI/WPおよびアルミニウムのと防止する。その後、TI/WPおよびアルミニウム層の大下にある。サンリコン部分30Aに食い込むのを防止する。

## F. 発明の効果

したがって、本発明の方法は、面積抵抗率が低いゲート電極ならびにケイ化物のソース電極とドレイン電極を備えたFETデバイスをもたらす。 本発明の方法により、ソース/ドレイン・ドーバ ターン付けより前に注入を行なう場合には、得られるNおよびPドーブ・ポリシリコン領域が後で異なる速度でエッチングされてしまう。パターン付けの後に注入を行なう場合は、窒化シリコン・マスクを貫通するのに必要な注入エネルギーが高いため、他の構造体に望ましくないドーピングが施されることがある。

Refractory Metals for VLSI II)、(会議要音 集、1986年11月12~14日)、147~ 155ページ所載の「パリアン/トレックス式冷 態化学的気相成長反応器中での選択的タングステン付着(Selective Tungsten Deposition in a Varian/Torrex Cold Vall CVD Reactor)」と題 する、フォスター(Foster)等の論文中に論じら れている条件下で、タングステンをシリコン上で

ント拡散ステップおよびケイ化物形成ステップに 辺速した熱処理ステップを実行してから初めて、 タングステン・ポリンリコン複合ゲート電極のタ ングステンは(通常、温度約800℃でシリコンと の間でケイ化物を形成するが)、下にあるポリシ リコンと反応してケイ化物を生じることがなく、 このため、複合ゲート電極の面積抵抗率が大幅に 減少する。

本発明のもう一つの利点は、最終構造が、最終 が一ト戦極と周囲の共形酸化物層の間で平面状になっていることである。したがって、形成したデバイス上に後で不動應化酸化物層を付着させるとき、平面状の上面を形成するのに不動態化層をリフローさせる必要はない。通常、このリフロー・ステップは温度800~1000℃で行なう。したがって、本発明によれば従来のデバイス製となるため、ケイ化物ゲート生成の危険がさらに減少したにまた、複数レベルの金属を用いる機造に適したに ETデバイスがもたらされた。

本発明のもう一つの利点は、ポリシリコンの上面にある金属が2重任事関数ポリシリコン・ドーバントの相互混合を起こさせないことである。したがって、本発明により、2重仕事関数のCMOSポリシリコン・ゲート技術と両立する、正積抵抗率が低いゲート電極がもたらされる。

#### 4. 図面の簡単な説明

第1図ないし第6図は、本発明の一連の工程を 施される半導体基板の断面図である。

1 · · · · 慈板、10 · · · ・ 絶縁層、15 · · · · 拡散領域、20 · · · · 誘電体層、30 · · · · ポリシリコン、40 · · · ケイ化シリコン、50 · · · · フォトマスク、60 · · · ・ 健璧スペーサ、70 · · · ソース領域、70 A、80 A · · · ケイ化物電標、80 · · · ドレイン領域、90 · · · 共形屋、100 · · · ゲート・スクック。

